# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-184274

(43) Date of publication of application: 30.06.2000

(51)Int.Cl.

HO4N 5/335

(21)Application number: 10-356167

(71)Applicant: NEC CORP

(22)Date of filing:

15.12.1998


(72)Inventor: ISHII KENJI

## (54) DIGITAL CAMERA AND DIGITAL PIXEL ADDITION METHOD

## (57)Abstract:

PROBLEM TO BE SOLVED: To enhance the signal to noise ratio S/N and the sensitivity of a solid-state image pickup element by using digital pixel addition. SOLUTION: This camera is provided with a digital pixel

addition means 5. The digital pixel addition means 5 is configured by using a digital processing section operated by a clock signal whose frequency is equal to a drive frequency of a solid-state image pickup means 1 as a core and executes a pixel addition function through digital processing adding all digital signals with a prescribed bit length up to before N pixels of the solidstate image pickup means 1.



### **LEGAL STATUS**

[Date of request for examination]

18.03.1999

[Date of sending the examiner's decision of

02.04.2002

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特關2000-184274 (P2000-184274A)

(43)公開日 平成12年6月30日(2000.6.30)

(51) Int.Cl.7

戲別配好

FI

デーマコート"(参考)

H 0 4 N 5/243

5/335

H04N 5/243 5 C 0 2 2

5/335

5 C 0 2 4

惩查請求 有 湖水項の強8 OL (全 7 頁)

(21) 出頭番号

特顯平10-356167

(22) 山願日

平成10年12月15日(1998, 12.15)

(71) 出願人 000004237

日本匈気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 石井 健二

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100097113

弁理士 堀 城之

Fターム(参考) 50022 AA13 AB20 AB37 A000 AC42 50024 AA01 BA01 CA05 CA12 HA07


HA10 HA14 HA17

# (54) 【発明の名称】 デジタルカメラ装置及びデジタル両案加算方法

#### (57)【要約】

本発明は、デジタル画楽加算を用いて固体協 像素子の高感度化やS/N向上を図るデジタルカメラ装 置及びデジタル画素加算方法を提供することを課題とす ٥̈.

【解決手段】 - 固体撮像手段1の駆動周波数と同じクロ ック信号で動作するデジタル処理部を中心にして構成さ れ、固体撮像手段1のN画素削までの所定ビット長を有 するデジクル信号を全て加算するデジタル処理による画。 素加算機能を実行するデジタル画素加算手段もを設け る。



81-0355126771=0355126771

粉(2)2000-184274 (P2000-184274A)

【特許請求の範囲】

【請求項1】 デジタル画業加算を用いて関体撮像素子 の高感度化やS/N向上を図るデジタルカメラ装置であ うて、

1

光学画像を光電変換して出力する固体撮像素子を用いた 固体撮像手段と、

前記固体撮像手段の雑音を低減する固体撮像素子用のサ ンプリング回路を有するIDDS手段と、

カメラ装置の電気ゲインを切り替えるゲインコントロー ル回路を有するゲインコントロール手段と、

アナログ映像信号を所定ビット長を有するデジタル信号 に変換するA/Dコンバータを有するA/D変換手段 ٤.

前記固体操像手段の駆動周波数と同じクロック信号で動 作するデジタル処理部を有し、Nクロック前までの所定 ビット長を有するデジタル信号を全て加算する画楽加算 機能を実行するデジクル画素加算手段とを備えることを 特徴とするデジタルカメラ装置。

【請求項2】 デジタル画素加算を用いて固体撮像素子 の高感度化やS/N向上を図るデジタルカメラ装置であ 20 って、

光学画像を光電変換して出力する固体撮像素子を用いた 同体操像手段と、

前記固体撮像手段の雑音を低減する固体撮像素子用のサ ンプリング回路を有するIDDS手段と、

カメラ装置の電気ゲインを切り替えるゲインコントロー ル回路を有するゲインコントロール手段と、

フナログ映像信号を所定ピット長を有するデジタル信号 に変換するA/Dコンバータを有するA/D変換手段 ٤.

前記固体撮像手段の駆動周波数と同じクロック信号で動 作するデジタル処理部を有し、前記周体操像手段のN画 素前までの所定ビット長を有するデジタル信号を全て加 算するデジタル処理による画素加算機能を実行するデジ クル画素加算手段とを備えることを特徴とするデジタル カメラ装置。

【請求項3】 前記デジタル画素加算手段からの前記画 素加算結果にかかる出力信号に対して映像信号処理をデ ジタル処理するデジタルプロセス手段を備えることを特 徴とする請求項1又は2に記載のデジタルカメラ装置。

【請求項4】 前記デジタルプロセス手段でデジタル処 理された所定ビット長を有するデジタル信号をアナログ 信号に変換してビデオ信号を生成・出力する回路を有す るD/A変換手段を備えることを特徴とする請求項 3 に 記載のデジタルカメラ装置。

【請求項5】 前記周体操像手段へのCCD駅動パルス 信号、前記IDDS手段へのサンプリングバルス信息。 前記デジタル画素加算手段へのクロック信号を生成・出 力する回路を有するタイミングジェネレータを備えるこ とを特徴とする請求項4に記載のデジタルカメラ装置。

【請求項6】 前記デジタル画素加算手段は、

1 画素前の映像にかかるデータを得るための回路を育す るラッチと、

前記ラッチが出力する前記1 画素前データに、前記A/ D変換手段から出力されるデジタル信号である現在デー 夕を加算する加算器を有する加算手段と、

前記加算手段から出力される前記加算結果のデータを前 記グロック信号に問期させるための回路を有するラッチ とを備えることを特徴とする請求項1乃至5のいずれか 一項に記載のデジタルカメラ装置。 10

【請求項7】 光学画像を光電変換して出力する周体撮 像素子を用いた固体撮像手段と、前記周体撮像手段の雑 音を低減する固体撮像素子用のサンプリング回路を有す る【DDS手段と、カメラ装置の電気ゲインを切り替え るゲインコントロール回路を有するゲインコントロール 手段と、アナログ映像信号を所定ビット長を有するデジ タル信号に変換するA/Dコンバータを有するA/D変 換手段とを有するデジタルカメラ装置に対して、デジタ ル画素加算を用いて固体擬像素子の高感度化やS/N向 上を図るデジタル画素加算方法であって、

前記固体撮像手段の駆動周波数と同じクロック信号で動 作し、Nクロック前までの所定ビット長を有するデジタ ル信号を全て加算する画素加算処理を実行することを特 徴とするデジタル画素加算方法。

【請求項8】 光学画像を光電変換して出力する固体操 像素子を用いた固体撮像手段と、前記固体撮像手段の雑 音を低減する固体最像素子用のサンプリング回路を有す。 るIDDS手段と、カメラ装置の電気ゲインを切り替え るゲインコントロール回路を有するゲインコントロール 手段と、アナログ映像信号を所定ビット長を有するデジ タル信号に変換するA/Dコンパータを有するA/D変 換手段とを有するデジタルカメラ装置に対して、デジタ ル両素加算を用いて固体撮像素子の高感度化やS/N向 上を図るデジタル両素加算方法であって、

前記固体撮像手段の駆動周波数と同じクロック信号で動 作し、前記固体操像手段のN面素前までの所定ビット長 を有するデジタル信号を全て加算するデジタル処理によ る画素加算処理を実行することを特徴とするデジタル画 **崇加**算方法。

【発明の詳細な説明】 40

[0001]

【発明の属する技術分野】本発明は、画像処理技術に関 し、特に、デジクル画素加算を用いて固体擬像素子の高 必度化やS/N (Signal to Noise R a t i o) 向上を図るデジクルカメラ装置及びデジタル 画素加算方法に関する。

[0002]

50

【従來の技術】デジタルカメラ装置の重要な性能の中 に、感度・S/Nがある。この内、S/Nに関しては、 - 周体協僚素子(CCD)のサンプリング回路で高S/N

/R-232

朝(3)2000-184274 (P2000-184274A)

81-0355126771=0355126771

化する一例として、積分型遅延差維音除去( Integ ral Delayed andDifferenti al Noise Suppression: MFID DSと略す)を用いる回路が、文献「高解像度固体最像 ポーカメラに適した雑音除去方法の検討。(大久保他) 1989年テレビジョン学会技術報告)に開示されてい る。この方式は周知の相関二重サンプリング(Corr elated Double Sampling;以下 CDSと略す)回路より固体撮像素子のリセットノイズ ・サンプリングによる折り返しノイズが低減し雑音抑制 10 効果が高い。

【0003】また、固体撮像楽テカメラの高感度化手法 の一つで、固体振像素子の駆動方法を変更することで隣 接する画索を加算するために、前述の【DDS回路と組 み合わせて感度・S/Nを向上した従来技術としては、 例えば、特開平8-317290号公報に記載のものが ある。すなわち、従来技術は、最終水平転送ゲートが他 の水平転送ゲートと独立して駆動できる固体撮像素子 と、この固体擬像素子の出力信号と信号を所定時間遅延 させた信号とを用いて出力信号の雑音を低減する積分型 20 遅延羌雑音除去手段とを含むカメラ装置であって、最終 水平転送ゲートに印加する最終ゲートパルスとこのパル スをN分周(Nは2以上の整数、以下同じ)したパルス とを制御入力に応じて択一的に間体撮像素子に入力せし めるパルス印加手段を含み、パルス印加手段は、最終ゲ ートパルスをN分間する第1の分周手段と、最終ゲート パルスと分周手段によるN分周後のN分周パルスとを択 一的に送出する選択手段とを含み、積分型遅延差雑音除 去手段は、固体撮像素子の出力信号の信号期間の開始タ イミングと出力信号のフィードスルー期間の開始タイミ 30 ングとの差に相当する時間だけ出力信号を遅延させる遅 延手段と、この遅延出力と出力信号とを加算する加算系 段と、サンプリングパルスに応答して加算手段の出力を **積分した後にホールドするサンプルホールド手段とを含** み、パルス印加手段は、サンプリングパルスをN分周す る第2の分周手段と、進択手段がN分周パルスを送出し ているときサンプリングバルスの代わりに第2の分周手 段の分周出力を送出する手段とを含んでいる。このよう な従来技術は、固体撮像素子の水平転送ゲート部に最終 水平転送ゲートが独立して駆動できる素子を用いる必要 40 がある。最終水平転送ゲートのパルスをN分周した信号 を加えることで、水平転送部の最終部分でN画素分信号 が加算され感度がN倍に向上するとともに、リセットパ ルスは変更せずに固体撮像素子からの出力信号が得られ ろため、前記IDDS回路を使用することができる。

#### [00001]

【発明が解決しようとする課題】しかしながら、従来技 術は、水平概送部分に最終水平転送ゲートが独立して駆 動できない間体撮像器子を用いて隣接画素加算を行う場 合、周体撮像素子の駆動パルスのひとつであるサセット 50 -

パルスをN分周する必要があるという問題点があった。 また、この従来技術とIDDS回路とを組み合わせて感 度・S/Nをともに向上しようとした場合。リセットバ ルスの分園に応じてIDDS回路のディレイ量を変えた ければならず回路規模が大きくなると共に装置価格も上 がってしまうという問題点があった。

【0005】本発明は斯かる問題点を鑑みてなされたも のであり、その目的とするところは、デジクル画素加算 を用いて周体操像素子の高感度化やS/N向上を図るデ ジタルカメラ装置及びデジタル画素加算方法を提供する 点にある。

#### [0006]

【課題を解決するための手段】本発明の訥求項1に記載 の要旨は、デジタル画素加算を用いて固体擬像素子の高 感度化やS/N向上を図るデジタルカメラ装置であっ て、光学画像を光電変換して出力する固体撮像素子を用 いた固体撮像手段と、前記固体撮像手段の雑音を低減す る固体撮像素子用のサンプリング回路を有するIDDS 手段と、カメラ装置の電気ゲインを切り替えるゲインコ ントロール回路を有するゲインコントロール手段と、ア ナログ映像信号を所定ビット長を有するデジタル信号に 変換するA/Dコンバータを有するA/D変換手段と、 前記園体撮像手段の駆動周波数と同じクロック信号で動 作するデジタル処理部を有し、Nクロック前までの所定 ビット長を有するデジタル信号を全て加算する画素加算 機能を実行するデジタル画素加算手段とを備えることを 特徴とするデジタルカメラ装置に存する。また本発明の 請求項2に記載の要旨は、デジタル両素加算を用いて固 体撮像素子の高感度化やS/N向上を図るデジタルカメ ラ装置であって、光学画像を光電変換して出力する固体 **撮像来子を用いた固体撮像手段と、前記固体撮像手段の** 雑音を低減する固体撮像素子用のサンプリング回路を有 するIDDS手段と、カメラ装置の電気ゲインを切り替 えるゲインコントロール回路を有するゲインコントロー ル手段と、アナログ映像信号を所定ピット長を有するデ ジタル信号に変換するA/Dコンパータを有するA/D 変換手段と、前記固体撮像手段の駆動周波数と同じクロ ック信号で動作するデジタル処理部を有し、前記固体撮 仮手段のN画楽前までの所定ビット長を有するデジタル 信号を全て加算するデジタル処理による画案加算機能を 実行するデジタル面案加算手段とを備えることを特徴と するデジタルカメラ装置に存する。また本発明の請求項 3に記載の要旨は、前記デジタル画素加算手段からの前 記画素加算結果にかかる出力信号に対して映像信号処理 をデジタル処理するデジタルプロセス手段を備えること を特徴とする請求項1又は2に記載のデジタルカメラ裝 置に存する。また本発明の請求項4に記載の要旨は、前 記デジタルプロセス手段でデジタル処理された所定ビッ 下長を有するデジタル信号をアナログ信号に変換してビ デオ信号を生成・出力する回路を育するD/A変換手段 特(4)2 0 0 0 + 1 8 4 2 7 4 (P 2 0 0 0 + 1 8 4 2 7 4 A)

5

を備えることを特徴とする請求項3に記載のデジタルカ メラ装置に存する。また本発明の請求項5に記載の要旨 は、前龍固体擬像手段へのCCD駆動パルス信号、前記 IDDS手段へのサンプリングパルス信号、前記デジタ ル画素加算手段へのクロック信号を生成・出力する回路 を育するタイミングジェネレータを備えることを特徴と する請求項4に記載のデジタルカメラ装置に存する。ま た木髪明の請求項6に記載の要旨は、前記デジタル画素 加算手段は、1 画素前の映像にかかるデータを得るため の回路を有するラッチと、前記ラッチが出力する前記1 10 画素前データに、前記A/D変換手段から出力されるデ ジタル信号である現在データを加算する加算器を有する 加算手段と、前記加算手段から出力される前記加算結果 のデータを前記クロック信号に同期させるための回路を 有するラッチとを備えることを特徴とする請求項1乃至 5のいずれか一項に記載のデジタルカメラ装置に存す る。また本発明の請求項7に記載の要旨は、光学画像を 光電変換して出力する固体撮像素子を用いた固体撮像手 段と、前記周体撮像手段の雑音を低減する固体撮像素子 用のサンプリング回路を有するIDDS手段と、カメラ 20 装置の電気ゲインを切り替えるゲインコントロール回路 を有するゲインコントロール手段と、アナログ映像信号 を所定ビット長を有するデジタル信号に変換するA/D コンバータを有するA/D変換手段とを有するデジタル カメラ装置に対して、デジタル画素加算を用いて固体撮 像索子の高感度化やS/N向上を図るデジタル画素加算 方法であって、前記固体撮像手段の駆動周波数と同じク ロック信号で動作し、Nクロック前までの所定ビット長 を有するデジタル信号を全て加算する面素加算処理を実 行することを特徴とするデジタル画素加算方法に存す。 る。また本発明の請求項8に記載の要旨は、光学画像を 光電変換して出力する固体撮像素子を用いた固体撮像手 段と、前記固体操像手段の雑音を低減する固体操像素子 用のサンプリング回路を有するIDDS手段と、カメラ 装置の電気ゲインを切り替えるゲインコントロール回路 を有するゲインコントロール手段と、アナログ映像信号 を所定ビット長を有するデジタル信号に変換するA/D コンバータを有するA/D変換手段とを有するデジタル カメラ装置に対して、デジタル画素加算を用いて固体撮 像素子の高感度化やS/N向上を図るデジタル両素加算 40 方法であって、前記周体操像手段の駆動周波数と同じク ロック信号で動作し、前記固体撮像手段のN画索前まで の所定ビット技を有するデジタル信号を全て加算するデ ジタル処理による画索加算処理を実行することを特徴と するデジタル画素加算方法に存する。

#### [0007]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。本実施形態のデジタルカメ ラ装置及びデジタル画雲加算方法は、水平転送ゲートに おいて最終水中転送ゲートが独立して駆動できない固体。50。

撮像素子を使用する場合においても、雑音を抑制する効 果の高いIDDS回路を使用でき、回點規模およびコス トともに上昇しないように面添加築機能を実現できるよ うにするため、デジタル画素加算手段を用いたデジタル 処理において画素加算機能を行うことを特徴とする。本 実施形態のデジタルカメラ装置及びデジタル画素加算方 法は、IDDS回路等の雑音抑制効果の高いサンプリン グ回路と高S/Nのアナログ回路とを組み合わせたとき に特に効果が高くなる。

【0008】図1は、本発明のデジタルカメラ装置10 0の…実施形態を説明するための機能プロック図であ る。図1を参照すると、本実施形態のデジタルカメラ装 置100は、個体撮像手段1(図中でCCDと表記)、 IDDS手段2(図中でIDDSと表記)、ゲインコン トロール手段3(図中でGAIN CONTと表記)、 A/D変換手段4(図中でA/Dと表記)、デジタル画 素加算手段5(図中でデジタル加算器と表記)、デジタ ルプロセス手段6(図中でDSPと表記)、D/A変換 手段 7 (図中でD/Aと表記)、タイミングジェネレー 夕8を備えている。

【0009】周体操像手段1はCCD(Charge Coupled Device)を用いた撮像素子を中 心にして構成されている。IDDS手段2は固体損像手 段1の雑音を低減する固体操像素子用のサンプリング回 路を中心にして構成されている。ゲインコントロール手 段3はデジタルカメラ装置100の電気ゲインを切り替 えるゲインコントロール回路を中心にして構成されてい る。 A/D変換手段 4 はアナログ映像信号を所定ビット 長を有するデジタル信号に変換するA/Dコンバータを 中心にして構成されている。A/Dコンバータの変換周 波数は固体撮像手段1の駆動周波数と同じ周波数であ る。

【0010】デジタル画素加算手段5は周体撮像手段1 の駆動周波数と同じクロック信号で動作するデジタル処 理部を中心にして構成され、Nクロック前までの所定ビ ット長を有するデジタル信号(つまり固体撮像手段1の N画素前までの所定ビット長を有するデジタル信号) を 全て加算する機能 (デジタル処理による面素加算機能) を実行することにより、固体機像素子1の高感度化やS /N向上を図るものである。

【0011】このようなデジタル画素加算手段5を用い て、デジタル処理による画素加算機能を行うことによ り、水平転送ゲートにおいて最終水平転送ゲートが独立 して駆動できない固体攝像素子を使用する場合であって も、雑音を抑制する効果の高いIDDS回路を使用で き、回路規模およびコストともに上昇しないように而素 加算機能を実現できるようになる。

【0012】デジタルプロセス手段6は映像信号処理を デジタル処理するプロック(DSP(デジタル信号処理 素子))を中心にして構成されている。D/A変換手段

/R-232

特(5)2000 184274 (12000 184274A)

ではデジタル処理された所定ピット長を有するデジタル 信号をアナログ信号に変換してビデオ信号を生成・出力 する回路を中心にして構成されている。タイミングジェ ネレーク8は、固体撮像手段1へのCCD駆動バルス信 号、IDDS回路へのサンプリングパルス信号、デジタ ル画素加算手段5へのクロック信号等のデジタル信号を 生成・出力するブロックを中心にして構成されている。 タイミングジェネレータ8から固体撮像手段1に出力さ れるCCD駆動バルス信号は一般のCCDカメラ版配と 同じである。

【0013】図2は、図1のデジタル両素加算手段5の 一実施形態を説明するための機能ブロック図であって、 2画素を加算し感度を 2倍に向上する場合の同路構成例 を示している。図3は、図1のデジタルカメラ装置10 0で実行させるデジタル画素加算方式の一実施形態を説 明するためのタイミングチャートである。固体偏像手段 1の駆動は、タイミングジェネレータ8からのCCD駆 動パルス信号を用いた、両素加算を行わない通常の駆動 バルス制御を行う。固体撮像手段1の出力(すなわち、 画像信号A. B, C. D. E. …) は図3のCCD1出 20 力のタイミングチャートのようになる。 IDDS手段 2 は画素加算を行わないため従来と同じ構成のものを使用 する。IDDS手段2の出力(すなわち、信号2、A. B, C, D, E, …) は図3の1DDS2のタイミング チャートのようになる。A/D変換手段4は固体撮像手 段1の1面素を1クロック分のデータとするため、固体 撮像手段1の水平駆動周波数と同じ周波数でA/D変機 を行う。A/D変換後のタイミングは図3のA/D4出 カ(すなわち、信号Y, Z, A, B, C, D, E, …) のタイミングチャートのようになる。

【0014】一方、デジタル画素加翼手段 5 も同じクロ ック周波数で処理を行う。ラッチ51は1クロック前の データ(つまり1画素前の映像)を得るための回路であ る。ラッチ51のタイミングは図3のラッチ51の出力 Q (すなわち、信号X、2、A、B、C、D、…) のよ うになる。加算手段52はラッチ51の出力Qの1面票 前データとA/D変換出力の現在データを加算する加算 器である。ラッチ53は加算器出力のデータをクロック 信号に同期させるためのラッチ回路である。ラッチョミ の出力(すなわち、信号Y+Z、Z+A, A+B、B+ 40 C、C+D、D+E、…) のタイミングは、図3のラッ チ53出力のようになる。また面素加算を行わないとき は、画素加算の信号をリセット端子RSTに与えてラッ チ51をリセットしておけば出力が0になり出力が変化 しない、なお、本実施形態では2面素加算を例に説明し たが、3面素以上の加算においても同様の効果を得られ る。

【0015】以上説明したように、本実施形態によれ ば、固体提像素子に最終転送ゲートを独立して駆動でき 回路の回路規模を大きくすることなく、また、デジタル 回路もゲートアレイ等に組み込むことで回路規模・コス 下共に大きくすることなく高感度・高S/N化を図るこ とができる。

【0016】また、固体撮像素子の駆動方法の変更によ り画素加算を行う場合に加算する組み合わせが決まって しまうため解像度は半分になってしまうといったケース を回避でき、図3のタイミングチャートの出力でも分か るとおり、画素加算を行う場合であっても水平方向の画 10 素が半分にならず解像度も半分に劣化しない結果、画素 加算による解像度劣化を低減することができる。

【0017】さらに、本実施形態の画業加算は、間体撮 像素子の出力以降のアナログ回路で発生する広域のラン ダムノイズ(すなわち、クロック周波数の1/2周波数 以上のノイズ) をノイズリダクションと同じ原理で1/ √2に低減できる効果もある。

【0018】なお、本実施の形態においては、本発明は 上記実施形態に限定されず、本発明を適用する上で好適 な、デジタル画素加算を用いた固体撮像素子の高感度化 技術やS/N向上技術に適用することができる。また、 上記構成部材の数、位置、形状等は上記実施の形態に限 定されず、本発明を実施する上で好適な数、位置、形状 等にすることができる。また、各図において、同一構成 要素には同一符号を付している。

# [0019]

30

【発明の効果】本発明は以上のように構成されているの で、固体撮像素子に最終転送ゲートを独立して駆動でき るゲートが設けられていない場合であっても、IDDS 回路の回路規模を大きくすることなく、また、デジタル 回路もゲートアレイ等に組み込むことで回路規模・コス ト共に大きくすることなく高感度・高S/N化を図るこ とができる。また、固体撮像素子の駆動方法の変更によ り画崇加算を行う場合に加算する組み合わせが決まって しまうため解像度は半分になってしまうといったケース を回避でき、画案加算を行う場合であっても水平方向の 画素が半分にならず解像度も半分に劣化しない結果、画 添加算による解像度劣化を低減することができる。さら に、本発明の画素加算は、固体撮像素子の出力以降のア ナログ回路で発生する広域のランダムノイズ(すなわ ち、クロック周波数の1/2周波数以上のノイズ)をノ イズリダクションと同じ原理で1/厂2に低減できる効 果もある。

## 【図面の簡単な説明】

【図1】本発明のデジタルカメラ装置の一実施形態を説 明するための機能ブロック図である。

【図2】図1のデジタル画素加算手段の一実施形態を説 明するための機能プロック図であって、2面素を加算し 感度を2倍に向上する場合の回路構成例を示している。

【図3】図1のデジタルカメラ装置で実行させるデジク るゲートが設けられていない場合であっても、IDDS 50 ル両素加算方式の一実施形態を説明するためのタイミン 9

特(6)2000-184274 (P2000-184274A)

10

クチャートである。

【符号の説明】

1.一固体提像手段

2… I D D S 手段

3…ゲインコントロール手段

コ…A/D変換手段

5…デジタル画案加算手段

6…デジタルプロセス手段

7…D/A変換手段

8…タイミングジェネレータ


51…ラッチ

52…加算手段

53…ラッチ

100…デジタルカメラ装置





1 …四体脱性下尺 2 … I DD S手段

ひひら手柱 7-

9 …グインコットロール手段

4···A/D党装手段


5…デジタル国家加寧手程

**fl**--・デジタルプロセス手段

7-D/A支換手段

8…タイミングジェネレータ 100…デジタルカメラ数階

[図2]



/R-232

對(7)2000-184274 (P2000-184274A)

[图3]

